IT之家 5 月 5 日消息，根据国外科技媒体 eeNewsEurope 报道，铠侠（Kioxia）和西部数据（WD）将于今年 6 月展示超过 300 层的 3D NAND。

2023 年 VLSI 技术和电路研讨会将于今年 6 月 11-16 日在日本京都举行，铠侠和西部数据将发表多篇涉及 3D-NAND 的论文。

8 平面 1Tb 3D TLC NAND

(资料图片仅供参考)

报道称铠侠将会发布 C2-1 论文，介绍了 8 平面（eight-plane）的 1Tb 3D TLC NAND，具有超过 210 个有源层（active layers），接口速率为 3.2 GT / s。

该 IC 和两家公司合作开发 218 层 1Tb 3D TLC NAND 设备非常相似，具有 17Gb / mm^2 密度，只不过从 4 平面升级为 8 平面。

铠侠表示这款 3D NAND 程序吞吐量为 205MB/s，读取延迟为 40μs。

新论文显示，铠侠的 1Tb 3D TLC NAND 设备通过将 X 方向的数据查询区域减少到 41%，实现了 3.2 GT / s 的接口速度，从而实现了内存和主机之间更快的数据传输。铠侠还实施了一种单脉冲双选通技术，允许在单个脉冲内感测两个存储单元，从而将总感测时间减少 18%。

超过 300 层的 NAND

两家公司通过拉长垂直沟道长度（vertical channel length），采用金属诱导横向结晶（MILC）技术，实现超过 300 层的 3D NAND。

根据 T7-1 论文描述，MILC 技术能够让垂直存储孔内创建单晶 14 微米长的“通心粉状”硅（Si）通道。

这种实验性 3D NAND IC 还利用尖端的吸镍方法消除硅材料中的杂质和缺陷，从而提高单元阵列性能。在不牺牲电池可靠性的前提下，读取噪声至少降低了 40%，通道电导增加了 10 倍。

IT之家在此附上《原文地址》，感兴趣的用户可以跳转阅读。